PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-101669

(43) Date of publication of application: 16.04.1996

(51)Int.CI.

G09G 3/36 G02F 1/133

(21)Application number : 06-261169

(71)Applicant: SEMICONDUCTOR ENERGY LAB

CO LTD

(22)Date of filing:

30.09.1994

(72)Inventor: KOYAMA JUN


SUZUKI RITSUKO

(54) DISPLAY DEVICE DRIVE CIRCUIT

(57)Abstract:

PURPOSE: To improve the yield, to reduce the power consumption and to drive it at a high speed by adopting a drive circuit using an address decoder and making random access of a display pixel possible.

CONSTITUTION: Latches 1 (302) are connected in parallel by the number of bits of a data signal 304, and the data signal 304 is inputted to them as an input signal. The latches (302) fetch a gradation signal supplied from the data signal (304) at the timing of a latch pulse 303 outputted from an address decoder 301. Then, the selected signal is fetched as the input signal of the next latches 2 (305) directly connected to the latches 1 (302). The latches 2 (305) output the gradation data of an image to a decoder 307 by a latch pulse (306). The



output is inputted to a gate side of an analog switch 309 corresponding to the inputted gradation data. The analog switch 309 is connected to the gradation signal 308, and potential corresponding to the gradation is resistance-divided to be outputted.

LEGAL STATUS

[Date of request for examination]

25.09.2001

BEST AVAILABLE COPY

[Date of sending the examiner's decision of 26.08.2003 rejection]

[Kind of final disposal of application other than withdrawal the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

14.10.2003

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出慮公開發导

特開平8-101669

(43)公開日 平成8年(1988)4月16日

				-	
(51) Int.CL		袋別应号	庁内整理部号	PI	技術表示箇所
G08G	3/36				
G02F	1/133	650			

密査競球 京競球 菌球項の数4 FD (全 8 頁)


(21)出職番号	特額平6-28116 9	(71)出題人 000153878 株式会社中等体エネルギー研究所
(22)出版日	平成6年(1994)9月30日	神奈川県原木市長谷398番地 (72) 務明者 小山 雄
		神奈川県厚木市長谷398番地 株式会社・ 単体エネルギー研究所内
		(72)発明智 錦木 銀子
		神奈川県厚木市長谷398番地 株式会社 場体エネルギー研究所内

(54) 【発明の名称】 表示義優鄭勝國縣

(57)【要約】

【目的】 各國素にスイッチング素子を有するアクティブマトリクス型の表示装置において、駆動回路としてシフトレジスタを使用せず、信号機(または定査簿)の選択を、ランダムアクセス可能とし、表示状態の改善、歩留り向上、低消費電力化、高速化を図る。

【様成】 各箇常にスイッチング素子を有するアクティ ブマトリクス型表示接壁の、階調データがデジタル値で 供給される駆動回路において、個号線の選択または完査 線の選択は、アドレスデコーダ回路により行なわれる。



【特許請求の範囲】

【鼬水項 1 】 各國策にスイッチング素子を有するアクテ ィブマトリクス型表示装置の、階調データがデジタル値 で供給される駆動回路において、

1

信号線の選択または走査線の選択は、アドレスデコーダ 回路により行なわれることを特徴とする表示慈麗駆動回

【翻水項2】階間データがデジタル値で供給される、ア クティブマトリクス型の表示装置の駆動回路であって、 デコーダ国路と、

前記階類データを保持する階類保持回路と、

前記階調保持回路で保持された階調データの出力タイミ ングを、剪記表示装置の走査タイミングと同期させる階 舞詞類回路と.

期記階級開製回路で開期された階級データに基づいて、 前記信号線に出力する階調電位を選択するデコーダ回路

を育することを特徴とする表示装置駆動回路。

クティブマトリクス型の表示装置の駆動回路であって、 前記階調データが出力される個号線を選択するアドレス チコーダ回路と、

前記アドレスデコーダ回路からの出力信号に同期して、 醇記階調データを保持する階調保持回路と、

剪記階調保持回路で保持された階調データの出力タイミ ングを、前記表示装置の走査タイミングと間期させる階 趣問期回路と.

前記階調同期回路で同期された階調データに基づいて、

を育することを特徴とする表示基礎駆動回路。

【請求項4】階間データがデジタル値で供給される、ア クティブマトリクス型の表示装置の駆動回路であって、 前記階調データが出力される個号線を選択するアドレス デコーダ回路と、

前記隙調データを保持する階調保持回路と、

前記階調保持国路で保持された階調データの出力タイミ ングを、剪記表示装置の走査タイミングと同期させる階 新国知団歌と

前記陸顕同期回路で同期された陸顕データに基づいて、 各階調毎の電圧値を有する複数の階調電位信号のうちの しつを選択するデコーダ回路と、

を育することを特徴とする表示装置駆動回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、表示鉄壁の駆動回路に 関する。特にアクティブマトリクス駆動の液晶表示基礎 に着する駆動回路に関する。

[0002]

【従来の技術】アクティブマトリクス駆動型の液晶表示 装置のような表示装置の駆動回路として、シフトレジス タを用いた領域次定査が現在採用されている。

2

【0003】液晶表示装置全体の鉄略図を図1に示す。 同一のガラス整板上に、信号線配動団路(101) と走査線 配助回路(102) . さらに表示速量中心部には液晶固定部 (103) が配置されている。 各駆動回路と液晶回素部と は、列方向の信号線X1、X2,・・・と行方向の走査 級Y1、Y2、・・・によって接続されている。信号級 前記階調データが出力される個号線を選択するアドレス 10 と走査線の交点の各々には、スイッチング素子として薄 膜トランジスタ(以下TFT)がマトリクス状に配置され ている。TFT のソースは雷号線に、ゲートは定査線に、 トレインは面索電極に接続されている。回素電極は、液 墨を挟んで対向電極と相対向している。信号線駆動回路 (101) により信号線が線順次されるのと同期して、走査 線駆動回路(102) より走査線に信号が送られ、固像表示 に必要な個号が与えられる。

【0004】領順次走査とは、具体的には以下の動作を するものである。線順次走査とは、1 つの入力信号を遅 【肺水項3】階間データがデジタル値で供給される、ア 20 砥、伝達して、走査機駆動回路内の走査線を順々に走査 し、1つの定査線上のすべてのトランジスタを一時導通 状態にする。そして、個号線駆動回路から個号線を介し て、各個母替積キャパシタに個母を供給する。供給され た信号は次のフレームの走査時まで液晶を駆動させてお

【0005】とのとき、液晶に一定電圧をかけたままに すると、イオンが片側に蓄積され、そのために液晶が劣 化してしまう。これを防ぐために、フィールドごとに液 **鼻に印加する表示健导の極性を反転させる。つまり、健** 前記信号級に出力する階間電位を選択するデコータ回路 30 号線を介して、國家TFT のソース部にかかる選圧を、例 えば+10%を基準にして+5%。 -5V というように、反転駆 動させる。

> 【0006】以上説明した徳順次方式はフリップフロッ プ (以下F.F.) かちなるシフトレジスタ回路をN 段 (N :信号線駆動回路であれば水平方向の、走空線駆動回 路であれば垂直方向の回素数に相当する。)直列に接続 し、信号を遅延させることによって行われている。シフ トレジスタは、その出力を次段シフトレジスタに送り、 **健号を遅延させ伝達していく。シフトレジスタ基段の出** 力には、さらに、アナログメモリやインバータといっ た、信号変換・増幅回路が直列接続されている。

【0007】アナログ方式の繊順次駆動回路を、図2に 示す。ここで信号線配動回路は(200) 、 定査線駆動回路 は(201) である。信号線駆動回路において、シフトレジ スタには、電源電圧Vdo(202)とVss(203)、そして動作ク ロックCP(294) が接続されている。入力されたスタート パルスSP(205) は、内部で直列接続されたF.F.を、定査 方向 (例えば右) に沿って返延・伝達していく。 各シフ トレジスタの出力は、QD,QL・・・Qnであり、とれらを 50 タイミング信号として、ビデオ信号(206) から、アナロ

グスイッチ(207) によるサンプリング回路を介して、階 餌データをサンプリングする。 サンプリングされたアナ ログ階級データは、回素部に入る前に、一度アナログメ モリ(208) に蓄積される。蓄積された階調データは、外 部から入力されるラッチパルス(209) によって走査タイ ミングをとり、アナログバッファ (210) で信号をインビ ーダンス変換した後、信号線(211) を通じて回案TFT(21 2)に伝達される。シフトレジスタ各段でこのような経路 がとられ、画像の観磨次走査が行われる。

3

なく、ラッチによるデジタルメモリを採用する倒も増え ている。すなわち、データ信号をアナログメモリに蓄積 するのではなく、ラッチに入力して、2 遊數のデジタル 健身として画像データを保持する方式である。 このよう な、信号のデジタル化により、アナログ方式でみられた 階調表示データの寿命短縮を回避し、安定した階調便号 を得ることができる。また、デジタル方式を採用するこ とにより、低電圧・低消費電力化による低コスト化もは かられる。さらに駆動速度も南速化できる。

表示鉄礎配動回路は、複数段連設されているシフトレジ スタ回路の中に、1つの回路不良があると、それより後 段のシフトレジスタに個号が伝わらなくなってしまう。 このことが、表示装置全体としての、歩躍まりの低下の 原因になっていた。さらに、1本のビデオ信号で、表示 に必要な信号を全て送信するため、高電圧が必要とな り、その結果高消費電力となってしまった。また、ビデ オ個号がサンプリング回路を通ってアナログメモリ (容 量) にいったん記憶されるが、アナログメモリでは電荷 ないことがあり、表示データ個号の寿命短縮につなが り、画質の低下につながっていた。

[0010]

【発明が解決しようとする課題】シフトレジスタ使用の 線順次定連駆動回路では、1つの回路不良がそれより後 段に影響を与えてしまう。一般に、ガラス基板上等にTF T で構成された駆動回路は、単結晶基板上に設けられる ものに比較して、広い範囲に形成されるため、不良が発 生しやすい。そのために、駆動回路と液晶表示部がガラ ス善飯上に一体に形成されている、周辺回路内蔵型アク 40 【0015】すなわち、本発明は、従来のシフトレジス ティブマトリクス型液晶表示装置では、シフトレジスタ を構成するTFT に不良が発生しやすい。このことが表示 装置全体の歩留まり低下と、それに伴うコスト増加を引 き起としていた。また、辣椒次方式のアナログドライバ ーでは1本のビデオ信号のみで、必要な階調データを送 個するために高電圧が必要となり、TFT で構成された回 路の寿命短縮につながる。またこれに伴い高清資電力が 遺けられない状況にある。またアナログメモリを使用し た場合、容量の電荷のリークによる階調表示データの寿 命短縮が考えられ、高圓翼を求めにくい。

[0011]

【課題を解決するための手段】上述の問題点を解決する ために、本発明は、各面素にスイッチング素子を有する アクティブマトリクス型表示装置の、階調データがデジ タル値で供給される配動回路において、健号線の選択ま たは走査線の選択は、アドレスデコータ回路により行な われることを特徴とする表示装置駆動回路である。

【0012】また、本発明は、階調データがデジタル値 で供給される、アクティブマトリクス型の表示鉄匠の邸 【0008】また、最近では、アナログメモリ方式では「10「動団路であって」前記階間データが出力される信号線を **追択するアドレスデコーダ回路と、前記階調データを保** 持する階調保持回路と、前記階調保持回路で保持された 階調データの出力タイミングを、剪記表示装置の走査タ イミングと同期させる陸閩周期回路と、前記隆閩周期回 路で同期された階調データに基づいて、剪記信号像に出 力する階調電位を選択するデコーダ回路と、を有するこ とを特徴とする表示装置駆動回路である。

【0013】また、本発明は、階調データがデジタル値 で供給される。アクティブマトリクス型の表示装置の躯 【0009】このような、シフトレジスタ回路を用いた。20 動回路であって、前記階間データが出力される僧母線を 遊訳するアドレスデコーダ回路と、前記アドレスデコー ダ回路からの出力は号に同期して、前記階調データを保 持する階類保持回路と、前記階調保持回路で保持された 階調データの出力タイミングを、前記表示装置の走査タ イミングと同期させる階調同期回路と、前記階調同期回 路で同期された階調データに基づいて、前記は号線に出 力する階類電位を選択するデコーダ回路と、を育するこ とを特徴とする表示装置駆動回路である。

【0014】また、本発明は、階調データがデジタル値 のリークが生じてしまうため、必要な電荷量を蓄積でき 30 で供給される。アクティブマトリクス型の表示装置の低 動回路であって、前記階調データが出力される信号線を 選択するアドレスデコーダ回路と、前記階調データを保 持する階類保持回路と、前記階調保持回路で保持された 階調データの出力タイミングを、前記表示慈麗の走査タ イミングと同期させる階間同期回路と、前記階間同期回 路で同期された階調データに基づいて、各階調毎の電圧 値を育する複数の階顕端位信号のうちの1つを選択する デコーダ回路と、を有することを特徴とする表示鉄屋邸 動回路である。

> タ回路による練順次定査方式ではなく、アドレスデコー ダ回路によるランダムアクセス方式を採用する。アドレ スデコーダ回路を用いることにより、柳腐次ではなく、 アドレス指定により、個号線の選択または走査線の選択 が可能となる。シフトレジスタ回路による機順大走査の 場合、1つの入力信号を返延・伝達させるため、1つの 回路不良による表示装置全体としての歩器まりへの影響 が深刻であった。

【0018】しかしながら、本発明において採用するア 50 ドレスデコーダ回路では、一個号線(または一定空線)

に接続されている駆動回路の不良が、他の個号線(また は走査線〉に接続されている配動回路に影響を及ぼする とがない。したがって、シフトレジスタ回路を用いた様 腐欠走査船動方式に比較して、良好な表示を行う表示鉄 置が数多く得られる。その結果表示鉄窗全体としての步 図まりが、大幅に向上する。

【0017】さらに、ランダムアクセスして回路を選択 できるため、走査毎に繊順次を行う従来のシフトレジス **タに比較して、走査時間の短縮がはかられ、高速駆動が** 回路のみを動作させればよいため、顧殺まで動作させる 必要のあるシフトレジスタ回路を用いた場合と比較し て、低消費電力化も可能となる。

[0018]

【実絡例】以下に本発明の実施例について説明する。図 3は、アドレスデコーダを用いた信号線駆動回路の、信 号線1本についてのブロック図である。ここでは、個号 線の数を500本としている。

【0019】アドレスデコーダ(301) には、図示しない れ、アドレス信号の値により、位号線が選択される。こ のアドレス位号は、ラッチ 1 (302)のラッチパルスとな る。ラッチ 1 (302) は、階間データを供給するデータ値 号 (304)のビット数分並列に接続されている。ラッチは ディレイフリップフロップ回路(以下 D-F.F.)で構成さ れている。これらラッチには、階調データを供給するデ ータ信号(304) が入力信号として入る。ラッチは、アド レスデコーダ(301) から出力されたラッチパルス(303) のタイミングにて、データ信号(304) より供給される階 顕信号を取込み、結果を内部にロジックとして保存す ъ.

【0020】ことで選択された信号は、ラッチ1に直列 接続された、次なるラッチ2(305)の入力信号として取 り込まれる。とのラッチ2は、外部から取り込んだラッ チパルス(306) により、表示装置の1個の定査タイミン グと同期して、表示すべき固体の階間データをデコーダ (307) へ出力する。

【0021】デコーダ(307) の出力は、入力された階調 データに対応したアナログスイッチ(309)のゲート側に ている。階頭信号(308) は、階調に対応した電位が抵抗 分割して用意されている。このようにして選択された階 顕電位が、信号像(310) を適して表示が必要とされる回 煮へ出力される。

【0022】本実施例においては、定空線配動回路にお いても、走査線の選択に、アドレスデコーダを用いた。 **企査簿においては階調データは不要なため、企査簿配動** 回路の様成は、アドレスデコーダの各出力毎に走査線が 接続されたのみとなっている。各定変貌には、1ライン 分のTFT のゲート電極が接続されている。

【0023】以下に各々の回路動作の説明を行う。まず デコーダの論理回路を図4に示す。本実施例の場合、個 号線敷が500本であるので、個号線駆動回路において は9ビットのアドレスデコーダが必要となり、否定信号 も合わせて合計18本のアドレス個号線が必要となる。 アドレスデコーダは、これらアドレス信号線とNAMDゲー トが3つ、NOR ゲートが1つから構成されており、9入 カ1出力となっている。との様成が500個、NANDの入 力が、各アドレスに対応したアドレス信号線に接続して 可能となる。また、巡択した**位号**線、走査線を駆動する 10 設けられている。NCR の出力は、各アドレスに対応する 信号線と接続されている。 接続されているアドレス信号 継が、すべてHigh(以下H)レベルになると、NANDがLo w (以下」)を出力し、1つでもL レベルのものが存在 するとNANDはH を出力する。接続されているアドレス億 号線がすべてH になり3つのNANDの出力がすべてLにな るとNDR ゲートからはH が出力される。

【0024】つまり、接続されているアドレス信号がす べてH になると、アドレスデコーダの出力が立つことに なる。すなわち、表示すべき回案の、アドレス信号のAN 外部箱子より、表示したい固定のアドレス信号が入力さ 20 Dをとっている。またデコーダ部分(307)では、これと 同様の仕組みにより、4ビット入力に対応して、16個 の階調信号(308) に、それぞれアクセスする。

> 【0025】次にラッチ部分の回路動作を説明する。ラ ッチの等価回路を図りに示す。ここでは、クロックドイ ンバータとインバータで構成されたD-F.F.をラッチとし て使用している。

【0026】図5において、リセット状態をしとする。 動作グロックCPのレベルがL、入力信号のレベルがHの 場合。クロックドインバータ1の出力はLで、インバー 30 タ1を通りHに反転される。クロックドインバータ2は このとき非導通のため、出力OIはH となる。このとき、 クロックドインバータ3にはHが入力されるが、動作ク ロックCPのレベルがHのため、非導通となる。したが って、QCはリセット状態のLが出力される。

【0027】動作クロックCPのレベルがH、入力個号の レベルがH の場合、クロックドインバータ 1 は非導通と なる。クロックドインバータ2は導通となってしを出力 し、インバータ1を通りHに反転される。つまり出力ox はHとなる。このとき、クロックドインバータ3にはH 入る。アナログスイッチは、階調信号(308) に接続され 40 が入力され、助作クロックCPのレベルが∟のため、郷 通してL を出力し、インバータ2で反転され、H にな る。クロックドインバータ4は非導通のため、出力O2は Hとなる。

> 【①028】動作クロックCPのレベルがL 、入力信号の レベルがLの場合、クロックドインバータ1は導通しH を出力する。との個号はインバータ1で反転される。こ のときクロックドインバータ2は非導通となっているの で、出力gtはL となる。このとき、クロックドインバー タ3にはLが入力されるが、動作クロックCPのレベル 50 がH のために非導通となる。クロックドインバータ4は

導通となってL を出力し、インバータ2を通りH に反転 される。つまり出力QZはH となる。

【①029】動作クロックCPのレベルがH 、入力信号の レベルがLの場合、クロックドインバーターは非導通と なる。クロックドインバータ2は導通となってH を出力 し、インバータ1を通りLに反転される。つまり出力の1 はしとなる。このとき、クロックドインバータ3にはし が入力され、動作クロックCPのレベルがLのため、導 通してH を出力し、インバータ2で反転され、L になっ る。クロックドインバータ4は非準道のため、出力Q2は 10 た。 しとなる。

【0030】以上に述べたD-F、F、の出力波彩を示したも のが図6である。このようにCPの立ち上がり時のD 個号 のレベルを読み込み、次のCPまで信号を保持する。この ことから、図3におけるラッチ1の動作を迫うと、図7 の出力波形が得られる。ラッチ1ではCPの代わりにアド レスデコーダの出力が、D の代わりにデータ個号が入力 されるが、回路動作には変わりがない。図7から、ラッ チバルスがH になったときの入力(a),(b),(c),(d) それ ぞれの位号状態が保持され、出力としてあらわれている 26 【図7】 ことが分かる。

【0031】次にラッチ2の動作を追ったものが図8に 示す波形である。ここではCPの変わりにラッチパルス が、Dの変わりにラッチ1の出力が入力される。図8か ち、ラッチパルスがH になったときの入力(e),(f),(a)、 (h) それぞれの信号状態が保持され、出力としてあらわ! れていることが分かる。つまりここで取り込まれるラッ チバルスによって、走査タイミングが制御されていると とが分かる。

【0032】以上のような様成を有する、個号線駆動回 30 204 CP(動作クロック) 路、走査線旅跡回路を有する液晶表示装置を作製した。 この波晶表示鉄圏は、一枚のガラス基板上に、アクティ ブマトリクス駆動する液晶表示部、信号線駆動回路、定 査線駆動回路が形成された。モノリンック様成とした。 その結果、不良回路より後段の回路が全て不使用となっ てしまう、シフトレジスタを用いた装置に比較して、本 実施例で作製した液晶表示鉄壁は、より良好な表示を行 うことができ、その製造歩留りが大幅に向上し、低コス ト化できた。また、シフトレジスタのように、選択しな い個号線または走査線に接続された回路に対して信号を 40 301 アドレスデコーダ 供給する必要がないため、消費電力を低下できた。ま た、ランダムアクセスが可能なため、表示内容を変更し たい固素のみの審換えができ、消費電力の低減、高速化 を図ることもできた。また、液晶としてネマチック液晶 のみでなく、メモリー性を有する強誘電性液晶を用いる ことも、ランダムアクスセが可能なため、有効である。 【①①33】なお、本実範例においては、信号線駆動回 路と、走査線駆動回路の双方を、アドレスデコーダ回路 を用いて構成したが、何方が一方を、従来のシフトレジ スタ回路としても構わない。

[0034]

【発明の効果】以上のように、シフトレジスタを用いず に、アドレスデコーダを用いた駆動回路を採用すること で、表示回案のランダムアクセスが可能となった。これ に伴い、シフトレジスタを用いたものと比較して、良好 な表示を行うことのできる表示禁煙を数多く得られた。 その結果表示鉄圏としての歩留まりが、大幅に向上でき た。また、消費電力を低減し、また高速駆動が可能とな った。また、総じて表示装置としての低コスト化が図れ

【図面の簡単な説明】

- 【図1】 液晶表示基礎全体の機略図である。
- 【図2】 シフトレジスタを用いたアナログ方式の譲収 次走査駆動回路を示す図である。
- 【図3】 卒発明の実施例で用いられる、デコーダを用 いた駆動回路を示す図である。
- 【図4】 デコーダの論理回路図である。
- 【図5】 ラッチの等価回路を示す図である。
- 【図6】 D-F.F.の出力波形を示す図である。
- ラッチ1の出力波形を示す図である。
- 【図8】 ラッチ2の出力波形を示す図である。


【符号の説明】

- 101 健导線駆動回路
- 102 定查線駆動回路
- 103 液晶固素部
- 200 シフトレジスタ
- 201 走查線駆動回路
- 202 Vdd
- 203 Vss
- - 205 SP (スタートパルス)
 - 206 ビデオ信号
 - 207 アナログスイッチ
 - 208 アナログメモリ
 - 209 ラッチバルス
 - 210 アナログバッファ
- 211 健号線
- 212 回来TFT
- 213 走資線
- - 302 ラッチ1
 - 303 ラッチパルス
 - 304 データ信号
 - 305 ラッチ2
 - 306 ラッチバルス
 - 307 ヂコーダ
 - 308 階調信号
 - 309 アナログスイッチ
 - 310 健号線

50


(6)

特関平8-101669




特勵平8-101669

(7)



(8)

待闘平8-101669



(g) 出力

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.